차세대 플래시 MCU에서의 비용대 성능비 개선을 위한 기술과제  937
 admin  2010-11-29 11:15:18.0

마이크로컨트롤의 성능 가운데 가장 중요한 측면은 연산 성능이다. 마이크로컨트롤의 클럭 주파수가 40MHz(0.35㎛ 세대) 정도에 도달한 시점까지는 CPU와 플래시 메모리가 동일한 클럭 주파수로 동작할 수 있었는데, 이는 매 세대마다 피처 크기가 줄어들면서 기본적인 디바이스 성능이 향상되었기 때문이다. 그러나 CPU 클럭 주파수가 60MHz 이상이 되자 기존 기술의 확장을 통해 플래시 메모리의 판독 속도를 높이기가 극히 어려워졌다. 이 시점에서 캐시 메모리를 갖춘 마이크로컨트롤러가 등장했는데, 이것은 성능 요건에 부응하기 위해 플래시의 판독 속도를 향상 시킬 필요가 없었기 때문이다.

마이크로컨트롤러들과 고속 플래시 메모리를 채택한 마이크로컨트롤러는 둘 다 그 세대에서의 연산 성능 요구에 부응할 수 있었다. 그러나 이제는 CPU와 플래시 메모리의 동작 속도 차이가 갈수록 더 벌어지는 데 따른 문제들이 점점 더 심각해지고, 여러 CPU 코어의 사용으로 전력 소모도 늘어남에 따라 마이크로컨트롤러의 전력 소모와 대기 시간 모두에 우선순위를 주는 기술들을 재고해야 할 필요성이 심각하게 대두되고 있다.


 

차세대 플래시 메모리 기술에 있어서의 비용, 마이크로컨트롤의 성능, SoC 요건의 달성이라는  문제점을 가지고 있다.
 
● 비용 - 코어 및 로직 공급전압은 피처 크기의 축소로 인해 낮아지고 있으나 현재의 NOR 플래시 메모리는 2.5~4.0V 범위의 워드 판독 전압을 요구하기 때문에 이 기술은 속도 및 전력소모 면에서 불리하다.
이와는 대조적으로, 스플릿 게이트 플래시 메모리를 이용하면 판독 전압을 낮출 수 있다. 이것을 해결하기 위해서 작아진 피처 크기와 로직 제공 공정과의 융합이 필요하다.

● 마이크로컨트롤러 성능 - 캐시 메모리 시스템을 포함하고 있지 않은 마이크로컨트롤러에서는 마이크로컨트롤러의 성능이 플래시 메모리의 동작 주파수에 직접적으로 비례한다. 그러나 캐시가 사용될 경우에는 CPU의 연산 성능이 캐시에 크게 의존하게 된다. 그렇기 때문에 캐시의 단순화와 대기시간의 감소, 빠르고 전력 소모가 적은 판독 동작이 필요하다.

● SoC 요건의 달성 -  EEPROM 기능을 포함시키는 것이 하이엔드 플래시 MCU에 있어서 필수적인 요건이 되었다. 다수의 작은 EEPROM들을 포함시켜 판독과 기록을 동시에 할 수 있도록 하는 것을 비롯해 CPU 동작에 대한 간섭을 피하는 방법이 있다. 이를 위해 EEPROM 에뮬레이션의 구현과 여러 모듈들의 동시 동작이 필요하다.

고속 플래시 메모리가 중요한 이점은 캐시 메모리를 사용하지 않고도 최고 100 MHz 속도로 동작하는 일반 및 저가 제품들을 구현하는데 사용 할 수 있기 때문이다. 하지만 고속 플래시 메모리는 캐시 메모리를 보다 단순하게 만들어주는 대신 플래시 메모리를 빠르게 만들기 어렵다는 점과 캐시 메모리에 내제된 문제점들을 피해가기가 어렵다는 문제점이 있다. 이러한 문제점들이 해결이 된다면, 차세대 플래시MCU 개발에 박차를 가할 수 있을 것이다.


<작성자 : ICC사업단, 5세부과제(동명대학교 U-PORT ITRC) 연구원 정다운>